(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-244585 (P2000-244585A)

(43)公開日 平成12年9月8日(2000.9.8)

(51) Int.Cl. ⁷		識別記号	FI		テ	-マコード(参考)
H04L	13/08	•	H04L	13/08		5B061
G06F	13/362	5 1 0	G06F	13/362	510H	5 B 0 7 7
	13/38	3 1 0		13/38	310A	5 K 0 3 2
H 0 4 L	12/40		H04L	11/00	3 2 0	5 K 0 3 4

審査請求 未請求 請求項の数8 OL (全 13 頁)

(21)出願番号	特顯平11-42484	(71)出願人	000006013		
			三菱電機株式会社		
(22)出顧日	平成11年2月22日(1999.2.22)		東京都千代田区丸の内二丁目2番3号		
		(72)発明者	石田 仁志		
			東京都千代田区丸の内二丁目2番3号 三		
			菱電機株式会社内		
		(74)代理人	100102439		
			弁理士 宮田 金雄 (外2名)		


最終頁に続く

(54) 【発明の名称】 パスインタフェース回路

(57)【要約】

【課題】 複数の10カードにより複数のバスを介して送 信されたデータを、データの到着時間順にプロセッサに 送信するバスインターフェース回路を得る。

【解決手段】 設定回路16は、10カード5により送 信されたデータが格納された受信バッファ14にデータ が格納された時刻を設定し、選択回路12が受信バッフ ァ14の選択時に受信バッファ14に設定された時刻に 従って、一番古い時刻を持った受信バッファ14を選択 し、セレクタ13が選択回路12で選択された受信バッ ファ14中の一番古い時刻に対応したデータを入出力バ ッファ11に送るようにした。



【特許請求の範囲】

【請求項1】バスを介して複数の周辺装置と接続され、 上記複数の周辺装置によりプロセッサに送信された送信 情報をそれぞれ受信する複数の入力手段と、

上記複数の入力手段により受信された上記送信情報がそれぞれ格納され、さらに上記送信情報が格納される時の時刻が上記格納された送信情報に対応してそれぞれ設定される上記複数の周辺装置のそれぞれに対応した複数の受信バッファと、

上記複数の受信バッファに上記時刻をそれぞれ設定する 上記複数の受信バッファのそれぞれに対応した複数の設 定手段と、

上記受信バッファに格納された送信情報を所定の選択基準に基づいて選択する選択手段と、

この選択された送信情報を上記プロセッサに送信するセレクタと、を備えたことを特徴とするバスインタフェース回路。

【請求項2】上記選択手段は、上記送信情報が上記複数の受信バッファに存在した時には、上記送信情報に対応して設定された上記時刻に基づいて一番古い時刻が設定された送信情報を選択することを特徴とする請求項1記載のバスインタフェース回路。

【請求項3】上記複数の周辺装置により送信された上記送信情報の数がそれぞれ設定される複数のカウンタを備え、

上記複数の設定手段は、上記送信情報の数をそれぞれ上記複数のカウンタに設定し、

上記選択手段は、上記送信情報の数の一番大きいカウンタに対応した受信バッファに格納された送信情報を選択することを特徴とする請求項1記載のバスインタフェース回路。

【請求項4】上記複数の周辺装置の優先度が、上記プロセッサによりあらかじめ書き込まれたレジスタを備え、上記選択手段は、上記送信情報が上記複数の受信バッファに存在した時には、上記レジスタに書き込まれた上記優先度に基づいて優先度の一番高い周辺装置による送信情報が格納された受信バッファの送信情報を選択することを特徴とする請求項1記載のバスインタフェース回路。

【請求項5】複数のプロセッサにより複数の周辺装置に 送信された送信情報がそれぞれ格納され、さらに上記送 信情報が格納される時の時刻が上記格納された送信情報 に対応してそれぞれ設定される上記複数の周辺装置のそ れぞれに対応した複数の送信バッファと、

上記複数の送信バッファに上記時刻をそれぞれ設定する 上記複数の送信バッファのそれぞれに対応した複数のプロセッサ用設定手段と、

上記送信情報の送信先である周辺装置を特定する情報が、上記送信情報が送信される前に上記複数のプロセッサにより書き込まれたテーブルと、

上記送信バッファに格納された送信情報を所定の選択基 準に基づいて選択するプロセッサ用選択手段と、

この選択された送信情報を送信するプロセッサ用セレクタと、

バスを介して上記複数の周辺装置と接続され、上記プロセッサ用セレクタにより送信された上記送信情報を受信し、この受信した上記送信情報を上記テーブルに書き込まれた情報に基づいて特定した周辺装置に送信する出力手段と、を備えたことを特徴とするバスインタフェース回路。

【請求項6】上記プロセッサ用選択手段は、上記送信情報が上記複数の送信バッファに存在した時には、上記送信情報に対応して設定された上記時刻に基づいて一番古い時刻が設定された送信情報を選択することを特徴とする請求項5記載のバスインタフェース回路。

【請求項7】上記複数のプロセッサにより送信された上記送信情報の数がそれぞれ設定される複数のプロセッサ用カウンタを備え、

上記複数のプロセッサ用設定手段は、上記送信情報の数をそれぞれ上記複数のプロセッサ用カウンタに設定し、上記複数のプロセッサ用選択手段は、上記送信情報の数の一番大きいプロセッサ用カウンタに対応した送信バッファに格納された送信情報を選択することを特徴とする請求項5記載のバスインタフェース回路。

【請求項8】上記複数のプロセッサの優先度が、上記複数のプロセッサによりあらかじめ書き込まれたプロセッサ用レジスタを備え、

上記プロセッサ用選択手段は、上記送信情報が上記複数 の送信バッファに存在した時には、上記プロセッサ用レジスタに書き込まれた上記優先度に基づいて優先度の一番高いプロセッサによる送信情報が格納された送信バッファの送信情報を選択することを特徴とする請求項5記載のバスインタフェース回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、IO装置とプロセッサとのデータの送受信を制御するバスインタフェース回路に関するものである。

[0002]

【従来の技術】図9は例えば、特開昭61-212138に示されたローカルエリアネットワークを示すブロック図であり、例えばメッセージやデータの送受信をする複数のカードが多重バスシステムを介して、相互に接続されている。

【0003】このローカルエリアネットワークは、多重バスシステム100と、インタフェースモジュール105と、サブシステム106と、プロトコルコンバータ117とからなる。多重バスシステム100は、バスライン102、103及び104からなる。また、インタフェースモジュール105は、3個のバスアダプタ11

0、111及び112と、バスアダプタ110、11 1、112を多重バスシステム100に接続するのに必要なバスタップ107、108及び109と、制御ユニットとして作動する分配ユニット115と、ホストインタフェースユニット116と、これらを接続するローカルバスライン114とからなる。さらに、プロトコルコンバータ117は、プロセッサ118と、ホストメモリ119と、入出カインターフェース120とを備え、これら全てがホストバスライン121に接続された構成になっている。

【0004】次に、動作について説明する。サブシステム106が、多重バスシステム100のプロトコルに従い、メッセージを送信する際はホストインタフェース116を介して、分配ユニット115にメッセージの送信を指示する。分配ユニット115は、サブシステム106内から読み取り、バスアダプタ110、111、112のいずれかに転送する。バスアダプタ110、111、112は、分配ユニット115から転送されたデータをバスライン102、103、104を介して送信する。

【0005】サブシステム106のプロトコルが多重バスシステム100のプロトコルと一致しない場合、プロトコルコンバータ117はサブシステム106内のメッセージデータのプロトコル変換を行う。変換後のデータに対して、分配ユニット115は同様の処理を行う。また、バスアダプタ110、111及び112は、制御ユニットと調停装置、記憶装置を内蔵し、バスライン102、103、104からのデータを自律的に受信し、ローカルバスライン114の使用権を獲得した後、ホストインタフェース116を介してサブシステム106に転送する。

[0006]

【発明が解決しようとする課題】以上説明したように、 従来のインタフェースモジュールは、受信したデータを データの到着時間や優先度に従って転送するよう制御す ることができないという問題点があった。

【 O O O 7 】 この発明は、上記のような問題点を解決するためになされたものであり、受信したデータの転送の制御をすることにより、複数のバスを介して I O 装置とプロセッサとの間のデータの送受信を行うシステムの性能向上ができるようなバスインターフェース回路を得ることを目的とする。

[0008]

【課題を解決するための手段】第1の発明は、バスを介して複数の周辺装置と接続され、上記複数の周辺装置によりプロセッサに送信された送信情報をそれぞれ受信する複数の入力手段と、上記複数の入力手段により受信された上記送信情報がそれぞれ格納され、さらに上記送信情報が格納される時の時刻が上記格納された送信情報に

対応してそれぞれ設定される上記複数の周辺装置のそれぞれに対応した複数の受信バッファと、上記複数の受信バッファに上記時刻をそれぞれ設定する上記複数の受信バッファのそれぞれに対応した複数の設定手段と、上記受信バッファに格納された送信情報を所定の選択基準に基づいて選択する選択手段と、この選択された送信情報を上記プロセッサに送信するセレクタと、を備えたものである。

【0009】第2の発明は、上記送信情報が上記複数の 受信バッファに存在した時には、上記送信情報に対応し て設定された上記時刻に基づいて一番古い時刻が設定さ れた送信情報を選択する選択手段を備えたものである。 【0010】第3の発明は、上記複数の周辺装置により 送信された上記送信情報の数がそれぞれ設定される複数 のカウンタを備え、上記複数の設定手段は、上記送信情 報の数をそれぞれ上記複数のカウンタに設定し、上記選 択手段は、上記送信情報の数の一番大きいカウンタに対 応した受信バッファに格納された送信情報を選択するも のである。

【0011】第4の発明は、上記複数の周辺装置の優先度が、上記プロセッサによりあらかじめ書き込まれたレジスタを備え、上記選択手段は、上記送信情報が上記複数の受信バッファに存在した時には、上記レジスタに書き込まれた上記優先度に基づいて優先度の一番高い周辺装置による送信情報が格納された受信バッファの送信情報を選択するものである。

【0012】第5の発明は、複数のプロセッサにより複 数の周辺装置に送信された送信情報がそれぞれ格納さ れ、さらに上記送信情報が格納される時の時刻が上記格 納された送信情報に対応してそれぞれ設定される上記複 数の周辺装置のそれぞれに対応した複数の送信バッファ と、上記複数の送信バッファに上記時刻をそれぞれ設定 する上記複数の送信バッファのそれぞれに対応した複数 のプロセッサ用設定手段と、上記送信情報の送信先であ る周辺装置を特定する情報が、上記送信情報が送信され る前に上記複数のプロセッサにより書き込まれたテーブ ルと、上記送信バッファに格納された送信情報を所定の 選択基準に基づいて選択するプロセッサ用選択手段と、 この選択された送信情報を送信するプロセッサ用セレク タと、バスを介して上記複数の周辺装置と接続され、上 記プロセッサ用セレクタにより送信された上記送信情報 を受信し、この受信した上記送信情報を上記テーブルに **書き込まれた情報に基づいて特定した周辺装置に送信す** る出力手段と、を備えたものである。

【0013】第6の発明は、上記送信情報が上記複数の送信バッファに存在した時には、上記送信情報に対応して設定された上記時刻に基づいて一番古い時刻が設定された送信情報を選択するプロセッサ用選択手段を備えたものである。

【0014】第7の発明は、上記複数のプロセッサによ

り送信された上記送信情報の数がそれぞれ設定される複数のプロセッサ用カウンタを備え、上記複数のプロセッサ用設定手段は、上記送信情報の数をそれぞれ上記複数のプロセッサ用カウンタに設定し、上記複数のプロセッサ用選択手段は、上記送信情報の数の一番大きいプロセッサ用カウンタに対応した送信バッファに格納された送信情報を選択するものである。

【0015】第8の発明は、上記複数のプロセッサの優先度が、上記複数のプロセッサによりあらかじめ書き込まれたプロセッサ用レジスタを備え、上記プロセッサ用選択手段は、上記送信情報が上記複数の送信バッファに存在した時には、上記プロセッサ用レジスタに書き込まれた上記優先度に基づいて優先度の一番高いプロセッサによる送信情報が格納された送信バッファの送信情報を選択するものである。

[0016]

【発明の実施の形態】実施の形態1.図1は、実施の形態1のシステム構成を示すブロック図である。図において、1はシステムを制御するCPUカード、5はCPUカード1の指示に従いIO装置(周辺装置)を制御する複数のIOカードである。CPUカード1は、演算を行うプロセッサ2と、演算の為のデータを保持するメモリ3と、CPUカード1とIOカード5間の複数のバスを介してのデータの送受信を制御するバスインタフェース回路4とからなる。

【0017】図2は、実施の形態1のバスインタフェース回路の構成図である。図において、図1と同一の符号は同一又は相当な部分を示す。11はデータを送信又は受信する入出力バッファ、12は受信バッファ14に格納された時間情報に従って受信バッファ14を選択した受信バッファ14に格納されたデータを送信することをセレクタ13に指示をする選択回路、13は選択回路12の指示に従って、受信バッファ14に送るセレクタ、14は対応するIOカード5により送信されたデータと外によりで計った時刻を持続し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、またこのデータとアドレスを格納し、即ち時間情報として受信バッファ14に設定する設定回路である。

【0018】また、17はデータを送信又は受信する入出力バッファ、18はプロセッサ2により10カード5に送信されるデータとデータの送信先のアドレスとを格納する送信バッファ、19は送信バッファ18に格納されたアドレスと、テーブル21に書き込まれたアドレスと、ナーブル21に書き込まれたアドレスと、リデータの送信先を選択し、さらに選択した送信先に送信バッファ18に格納されたデータを送信することをセレクタ20に指示をする選択回路、20は選択回路19による指示にしたがって、送信バッファ18に格納されたデータを選択回路

19で選択した送信先に対応した入出力バッファ17に送るセレクタ、21はデータの送信先のアドレスとIOカード5の対応関係が書き込まれたテーブルである。

【0019】次に、動作について説明する。最初に、CPUカード1から複数のバスを介してIOカード5にデータを転送する動作について説明をする。まず、転送を開始する前に、プロセッサ2はテーブル21に送信先のアドレスとIOカード5の対応関係を書き込む。プロセッサ2は、IOカード5へのタスク(データのリード/ライト)を実行する。バスインタフェース回路4は、プロセッサ2により送信されたデータと送信先のアドレスを受信すると、プロトコル制御回路(図示せず)の制御の下、入出力バッファ11を介して、送信バッファ18にデータと送信先のアドレスを格納する。

【0020】選択回路19は、送信バッファ18に格納されたアドレスと、テーブル21に書き込まれたアドレスとIOカード5の対応関係と、から送信先であるIOカード5を選択し、セレクタ20にデータを送信するための指示を出す。セレクタ20は、選択回路19の指示に従って、送信バッファ18に格納されたデータを選択回路19により選択されたIOカード5に対応する入出カバッファ17に送信する。IOカード5へのデータの送信は、プロトコル制御回路(図示せず)の制御の下で実行される。

【0021】次に、IOカード5から複数のバスを介してCPUカード1にデータを転送する動作について説明をする。バスインタフェース回路4は、IOカード5により送信されたデータと送信先のアドレスを受信すると、プロトコル制御回路(図示せず)の制御の下、入出カバッファ17を介して、IOカード5に対応する受信バッファ14にデータと送信先のアドレスを格納する。それと同時に、設定回路16は、タイマ15を参照して、時間情報を受信バッファ14に設定する。

【0022】選択回路12は、受信バッファ14のエンプティを監視し、エンプティでない受信バッファ14を選択し、さらに選択した受信バッファ14に格納されたデータを送信することをセレクタ13に指示をする。また、複数の受信バッファ14がエンプティでない場合は、受信バッファ14の時間情報を参照し、一番古い時間情報を持った受信バッファ14を選択し、選択した受信バッファ14中の一番古い時間情報に対応したデータを送信するようセレクタ13に指示をする。セレクタ13は、選択回路12の指示に従い、選択された受信バッファ14に格納されたデータを入出力バッファ11に送る。

【0023】以上のように本実施の形態によれば、バスインターフェース回路4が「0カード5からデータを受信すると、設定回路16が受信バッファ14に時間情報を設定し、選択回路12が受信バッファ14の選択時に受信バッファ14に設定された時間情報に従って、一番

古い時間情報を持った受信バッファ14を選択し、セレクタ13が選択回路12で選択された受信バッファ14中の一番古い時間情報に対応したデータを入出力バッファ11に送るようにしているので、IOカード5により送信されたデータをデータの到着時間順にプロセッサに転送することができ、複数のバスを介して複数のIOカードとプロセッサ2との間でデータの送受信を行うシステムの性能向上ができる。なお、本実施の形態ではIOカード5が3個の場合を例に説明したが、IOカード5が増減しても、同様の効果を奏することができる。これは、以下の実施の形態でも同様である。

【0024】実施の形態2図3は、実施の形態2のバスインタフェース回路の構成図である。図において、図1、2と同一の符号は同一又は相当な部分を示す。31はカウンタ33の値に従って受信バッファ34を選択し、さらに選択した受信バッファ34に格納されたデータを送信することをセレクタ32に指示をする選択回路、32は選択回路31の指示に従って、受信バッファ34に格納されたデータを入出力バッファ11に送るセレクタ、33は10カード5から受信バッファ34へのアクセス要求の数、即ち10カード5により送信されたデータとアドレスが受信バッファ34に格納される数を記憶する受信バッファ34のそれぞれに対応したカウンタである。

【0025】34は対応するIOカード5により送信されるデータと送信先のアドレスを格納する受信バッファ、35は対応するIOカード5から受信バッファ34へのアクセス要求の数をカウンタ33に設定する設定回路である。

【〇〇26】次に、動作について説明する。CPUカード1から複数のバスを介してIOカード5にデータを転送する動作は、実施の形態1と同様である。IOカード5から複数のバスを介してCPUカード1にデータを転送する動作について説明をする。まず、バスインタフェース回路4は、IOカード5により送信されたデータと送信先のアドレスを受信すると、プロトコル制御回路(図示せず)の制御の下、入出カバッファ17を介して、IOカード5に対応する受信バッファ14にデータと送信先のアドレスを格納する。それと同時に、設定回路35は、アドレスとデータが格納された受信バッファ34に対応するカウンタ33の値を1インクリメントする。

【0027】選択回路31は、カウンタ33の値を監視し、カウンタ33の値が一番大きい受信バッファ34を選択し、さらに選択した受信バッファ34に格納されたデータを送信することをセレクタ32に指示をする。それと同時に、選択した受信バッファ34に対応するカウンタ33の値を1デクリメントする。セレクタ32は、選択回路31の指示に従い、選択された受信バッファ34に格納されたデータを入出力バッファ11に送る。

【〇〇28】以上のように本実施の形態によれば、バス

インターフェース回路 4 が I Oカード 5 からデータを受信すると、設定回路 3 5 がデータ受信時に受信バッファ 3 4 へのアクセス要求の数をカウンタ 3 3 に設定し、選択回路 3 1 がバッファ選択時にカウンタ 3 3 の値が一番大きい受信バッファ 3 4 を選択し、セレクタ 3 2 が選択し、セレクタ 3 2 が選択し、セレクタ 3 2 が選択で多にで選択された受信バッファ 3 4 に格納されたデータを入出力バッファ 1 1 に送るようにしているので、I Oカード 5 の負荷に応じてデータの転送ができる。即ちデータの転送要求の多い I Oカード 5 のデータ転送を優先的に行うことができ、複数の I Oカード 5 の負荷に応じてデータの転送ができる。これにより、複数のバスを介して複数の I Oカードとプロセッサ 2 との間でデータの送受信を行うシステムの性能向上ができる。

【0029】実施の形態3. 図4は、実施の形態3のバスインタフェース回路の構成図である。図において、図1~3と同一の符号は同一又は相当な部分を示す。41は各Iのカード5の処理優先度、即ち各Iのカード5がデータと送信先のアドレスとをプロセッサ2に送信する優先度が書き込まれたレジスタ、42はレジスタ41に書き込まれた優先度に従って受信バッファ34を選択し、さらに選択した受信バッファ34に格納されたデータを送信することをセレクタ32に指示をする選択回路、43は選択回路42の指示に従って、受信バッファ34に格納されたデータを入出カバッファ11に送るセレクタである。

【0030】次に、動作について説明する。CPUカード1から複数のバスを介してIOカード5にデータを転送する動作は、実施の形態1と同様である。IOカード5からCPUカード1にデータを転送する動作について説明をする。まず、プロセッサ2は、レジスタ41に各IOカード5の処理優先度を書き込む。書き込むタイミングは、システムが起動した直後でも、処理中でもよい。バスインタフェース回路4は、IOカード5により送信されたデータと送信先のアドレスを受信すると、プロトコル制御回路(図示せず)の制御の下、入出カバッファ17を介して、IOカード5に対応する受信バッファ34にデータと送信先のアドレスを格納する。

【0031】選択回路42は、受信バッファ34のエンプティを監視し、エンプティでない受信バッファ34を選択し、さらに選択した受信バッファ34に格納されたデータを送信することをセレクタ32に指示をする。また、複数の受信バッファ34がエンプティでない場合は、レジスタ41に書き込まれた処理優先度を参照し、処理優先度の一番高いIのカード5からのデータとアドレスを格納した受信バッファ34を選択し、選択した受信バッファ34に格納されたデータを送信することをセレクタ43に指示をする。セレクタ43は、選択回路42の指示に従い、選択された受信バッファ34に格納されたデータを入出力バッファ11に送る。

【0032】以上のように本実施の形態によれば、バス

インターフェース回路4がIOカード5からデータを受信すると、プロセッサ2がレジスタ41に各IOカード5の処理優先度を書き込み、選択回路42が受信バッファ34の選択時にレジスタ41に書き込まれた処理優先度に従って、処理優先度の一番高いIOカード5からのデータとアドレスを格納した受信バッファ34を選択し、セレクタ43が選択回路42で選択された受信バッファ34に格納されたデータを入出力バッファ11に送るようにしているので、IOカード5により送信された送信要求度の高い送信情報をプロセッサ2に早急に送ることができ、システム上クリティカルなIOカード5からのデータを最優先で送信することができる。

【0033】実施の形態4.図5は、実施の形態4のシステム構成を示すブロック図である。図において、図1~4と同一の符号は同一又は相当な部分を示す。50は複数のプロセッサ2と複数の10カード5との間のデータの送受信を制御するバスインタフェース回路である。

【0034】図6は、実施の形態4のバスインタフェース回路の構成図である。図において、図1~5と同一の符号は同一又は相当な部分を示す。61はタイマ15で計った時刻を時間情報として送信バッファ62に設定する設定回路、62は対応するプロセッサ2により送信されたデータと送信先のアドレスを格納し、またこのデータとアドレスが格納される時の時刻、即ち時間情報が設定された送信バッファ、63は送信バッファ62に格納された時間情報に従って送信バッファ62を選択した送信バッファ62に格納されたデータを送信することをセレクタ64に指示をする選択回路、64は選択回路63の指示に従って、送信バッファ62に格納されたデータを入出力バッファ17に送るセレクタである。

【0035】また、65は受信バッファ14に格納された時間情報に従って受信バッファ14を選択し、さらに選択した受信バッファ14に格納されたデータを送信することをセレクタ67に指示をする選択回路、66は受信バッファ14に格納されたデータを送信するプロセッサ2が記憶されたレジスタ、67は選択回路65の指示に従って、受信バッファ14に格納されたデータを入出力バッフ11に送るセレクタである。

【0036】次に、動作について説明する。最初に、CPUカード1から複数のバスを介してIOカード5にデータを転送する動作について説明をする。まず、送信を開始する前に、プロセッサ2はテーブル21に転送アドレスとIOカード5の対応関係を書き込む。

【0037】プロセッサ2は、IOカード5へのタスク (データのリード/ライト)を実行する。バスインタフェース回路50は、プロセッサ2により送信されたデータと送信先のアドレスを受信すると、プロトコル制御回路 (図示せず)の制御の下、入出力バッファ11を介して、

送信バッファ62にデータと送信先のアドレスを格納する。それと同時に、設定回路61は、タイマ15を参照して、時間情報を送信バッファ62に設定する。

【0038】選択回路63は、送信バッファ62のエンプティを監視し、エンプティでない送信バッファ62を選択し、さらに選択した送信バッファ62に格納されたデータを送信することをセレクタ64に指示をする。また、複数の送信バッファ62がエンプティでない場合は、送信バッファ62の時間情報を参照し、一番古い時間情報を持った送信バッファ62を選択し、選択したデータを送信するようセレクタ64に指示をする。セレクタ20は、選択回路63の指示に従い、選択された送信バッファ62に格納されたデータを対応するIOカード5とのアクス出力バッファ17に送信する。IOカード5とのデータの送信は、プロトコル制御回路(図示せず)の制御の下で実行される。

【0039】次に、IOカード5から複数のバスを介してCPUカード1にデータを転送する動作について説明をする。バスインタフェース回路50は、IOカード5により送信されたデータと送信先のアドレスを受信すると、プロトコル制御回路(図示せず)の制御の下、入出カバッファ17を介して、IOカード5に対応する受信バッファ14にデータと送信先のアドレスを格納する。それと同時に、設定回路16は、タイマ15を参照して、時間情報を受信バッファ14に設定する。

【0040】選択回路65は、受信バッファ14のエンプティを監視し、エンプティでない受信バッファ14を選択し、さらに選択した受信バッファ14に格納されたデータをレジスタ66に記憶されたプロセッサ2に対応した入出力バッファ11に送信することをセレクタ67に指示をする。その後、レジスタ66に記憶されたプロセッサ2を別のプロセッサ2を示すように変更する。

【0041】また、複数の受信バッファ14がエンプティでない場合は、受信バッファ14の時間情報を参照し、一番古い時間情報を持った受信バッファ14を選択し、選択した受信バッファ14中の一番古い時間情報に対応したデータをレジスタ66に記憶されたプロセッサ2に対応した入出力バッファ11に送るようにセレクタ67に指示をする。その後、レジスタ66に記憶されたプロセッサ2を別のプロセッサ2を示すように変更する。

【0042】セレクタ67は、選択回路65の指示に従い、選択された受信バッファ14に格納されたデータをレジスタ66に記憶されたプロセッサ2に対応した入出カバッファ11に送る。なお、本実施の形態の他に、実施の形態5、6に示すように、送信バッファをアクセス要求数や、優先度に従って選択するような構成も可能である。

【0043】以上のように本実施の形態によれば、バス

インターフェース回路4がプロセッサ2からデータを受信すると、設定回路61が送信バッファ62に時間情報を設定し、選択回路63が送信バッファ62の選択時に送信バッファ62に設定された時間情報に従って、一番古い時間情報を持った送信バッファ62を選択し、セレクタ64が選択回路63で選択された送信バッファ62中の一番古い時間情報に対応したデータを入出力バッファ17に送るようにしているので、プロセッサ2により送信されたデータをデータの到着順にIOカード5に転送することができる。

【0044】また、バスインターフェース回路4が10カード5からデータを受信すると、設定回路16が受信バッファ14に時間情報を設定し、選択回路65が受信バッファ14に設定された時間情報に従って、一番古い時間情報を持った受信バッファ14を選択し、セレクタ78が選択回路76で選択された受信バッファ34に格納されたデータを、レジスタ66に記憶された情報に基づいて複数のプロセッサ2に均等かつ効率良く転送することができる。これにより、複数のバスを介して複数の10カードと複数のプロセッサ2との間でデータの送受信を行うシステムの性能向上ができる。

【0045】なお、本実施の形態では、プロセッサが2個の場合について説明したが、さらにプロセッサの数が増えても同様の効果を奏することができる。これは、以下の実施の形態でも同様である。

【0046】実施の形態5. 図7は、実施の形態5のバスインタフェース回路の構成図である。図において、図1~6と同一の符号は同一又は相当な部分を示す。71は対応するプロセッサ2から送信バッファ73へのアクセス要求の数、即ちプロセッサ2により送信されたデータとアドレスが送信バッファ73に格納される数をカウンタ72に設定する設定回路、72はプロセッサ2から送信バッファ73へのアクセス要求の数を記憶する送信バッファ73のそれぞれに対応したカウンタである。

【0047】73は対応するプロセッサ2によりIOカード5に送信されるデータと送信先のアドレスとを格納する送信バッファ、74はカウンタ72の値に従って送信バッファ73を選択し、さらに選択した送信バッファ73に格納されたデータを送信することをセレクタ75に指示をする選択回路、75は選択回路74の指示に従って、送信バッファ73に格納されたデータを入出力バッファ17に送るセレクタである。

【0048】76はカウンタ33に記憶されたアクセス要求の数に従って、受信バッファ34を選択し、さらに選択した受信バッファ34に格納されたデータを送信することをセレクタ78に指示をする選択回路、77は受信バッファ34に格納されたデータを送信するプロセッ

サ2が記憶されたレジスタ、78は選択回路76の指示に従って、受信バッファ34に格納されたデータを入出 カバッファ11に送るセレクタである。

【0049】次に、動作について説明する。最初に、CPUカード1から複数のバスを介してIOカード5にデータを転送する動作について説明をする。まず、転送を開始する前に、プロセッサ2はテーブル21に転送アドレスとIOカード5の対応関係を書き込む。プロセッサ2は、IOカード5へのタスク(データのリード/ライト)を実行する。バスインタフェース回路50は、プロセッサ2により送信されたデータと送信先のアドレスを受信すると、プロトコル制御回路(図示せず)の制御の下、入出カバッファ11を介して、送信バッファ73にデータと送信先のアドレスを格納する。それと同時に、設定回路71は、送信バッファに対応するカウンタ72の値を1インクリメントする。

【0050】選択回路74は、カウンタ72の値を監視し、カウンタ72の値が一番大きい送信バッファ73を選択し、さらに選択した送信バッファ73に格納されたデータを送信することをセレクタ75に指示をする。それと同時に、選択した送信バッファ73に対応するカウンタ72の値を1デクリメントする。セレクタ75は、選択回路74の指示に従い、選択された送信バッファ73に格納されたデータを入出力バッファ17に送る。

【0051】次に、IOカード5から複数のバスを介してCPUカード1にデータを転送する動作について説明をする。バスインタフェース回路50は、IOカード5により送信されたデータと送信先のアドレスを受信すると、プロトコル制御回路(図示せず)の制御の下、入出カバッファ17を介して、IOカード5に対応する受信バッファ14にデータと送信先のアドレスを格納する。それと同時に、設定回路35は、受信バッファ34に対応するカウンタ33の値を1インクリメントする。

【0052】選択回路76は、カウンタ33の値を監視し、カウンタ33の値が一番大きい受信バッファ34を選択し、さらに選択した受信バッファ34に格納されたデータをレジスタ77に記憶されたプロセッサ2に対容とに指示をする。それと同時に、選択した受信バッファ34に対応するカウンタ33の値を1デクリメントする。また、レジスタ77に記憶されたプロセッサ2を示すように変更をする。セレクタ78は、選択されたデータを、レジスタ77に記憶されたデータを、レジスタ77に記憶されたデロセッサ2に対応した入出カバッファ11に送る。なお、と信バッファを時間や、優先度に従って選択するような構成も可能である。

【0053】以上のように本実施の形態によれば、バスインターフェース回路4がプロセッサ2からデータを受

信すると、設定回路フ1がプロセッサ2からのデータ送信時にプロセッサ2からのアクセス要求の数をカウンタフ2に設定し、選択回路フ4がバッファ選択時にカウンタフ2の値に従って送信バッファフ3を選択するようにしているので、プロセッサ2の負荷に応じてデータの転送要求の多いプロセッサ2のデータ転送を優先的に行うことができ、データの転送要求の多いプロセッサ2の負荷を低減できる。

【0054】また、パスインターフェース回路4が10 カード5からデータを受信すると、設定回路35がデー タ受信時に受信バッファ34へのアクセス要求の数をカ ウンタ33に設定し、選択回路76が受信バッファ34 の選択時にカウンタ33の値が一番大きい受信パッファ 34を選択し、セレクタ78が選択回路76で選択され た受信バッファ34に格納されたデータを、レジスタフ 7に記憶された情報に基づいて複数のプロセッサ 2 に均 等に割り振るようにしているので、複数のプロセッサ2 に均等かつ効率良く転送することができ、さらにIOカ ード5の負荷に応じてデータの転送ができる。即ちデー タの転送要求の多いIOカード5のデータ転送を優先的 に行うことができ、データの転送要求の多いIOカード 5の負荷を低減できる。これにより、複数のバスを介し て複数のIOカードと複数のプロセッサ2との間でデー タの送受信を行うシステムの性能向上ができる。

【0055】実施の形態6.図8は、実施の形態6のバスインタフェース回路の構成図である。図において、図1~7と同一の符号は同一又は相当な部分を示す。81は対応するプロセッサ2によりIOカード5に送信されるデータと送信先のアドレスとを格納する送信バッファ、82はレジスタ83に書き込まれた処理優先度に従いファ81を選択し、さらに選択した送信バッファ81を選択し、さらに選択した送信がッファ81に格納されたデータを送信することをセレクタ84に指示する選択回路、83は各プロセッサ2の処理優先度、即ち各プロセッサ2がデータと送信先のアドレスとをIOカード5に送信する優先度が書き込まれたレジスタ、84は選択回路82の指示に従って、送信バッファ81に格納されたデータを入出力バッファ17に送るセレクタである。

【0056】85はレジスタ41に書き込まれた処理優先度に従って、受信バッファ34を選択し、さらに選択した受信バッファ34に格納されたデータを送信することをセレクタ78に指示をする選択回路、86は受信バッファ34に格納されたデータを送信するプロセッサ2が記憶されたレジスタ、87は選択回路85の指示に従って、受信バッファ34に格納されたデータを入出力バッファ11に送るセレクタである。

【0057】次に、動作について説明する。最初にCP Uカード1から複数のバスを介してIOカード5にデー タを転送する動作について説明をする。まず、転送を開 始する前に、プロセッサ2はテーブル21に転送アドレ スとIOカード5の対応関係を書き込み、さらにレジスタ83に各プロセッサ2の処理優先度を書き込む。書き込むタイミングは、システムが起動した直後でも、処理中でもよい。プロセッサ2は、IOカード5へのタスク(データのリード/ライト)を実行する。

【0058】パスインタフェース回路50は、プロセッサ2により送信されたデータと送信先のアドレスとを受信すると、プロトコル制御回路(図示せず)の制御の下、入出力バッファ11を介して、送信バッファ81にデータと送信先のアドレスを格納する。

【0059】選択回路82は、送信バッファ81のエンプティを監視し、エンプティでない送信バッファ81を選択し、さらに選択した送信バッファ81に格納されたデータを送信することをセレクタ84に指示をする。また、複数の送信バッファ81がエンプティでない場合は、レジスタ83に書き込まれた処理優先度を参照し、処理優先度の一番高いプロセッサ2からのデータとアドレスを格納した送信バッファ81を選択し、選択した送信バッファ81に格納されたデータを送信することをセレクタ84に指示をする。セレクタ84は、選択回路82の指示に従い、選択された送信バッファ81に格納されたデータを入出力バッファ17に送る。

【0060】次に、IOカード5から複数のバスを介してCPUカード1にデータを転送する動作について説明をする。バスインタフェース回路50は、IOカード5により送信されたデータと送信先のアドレスを受信すると、プロトコル制御回路(図示せず)の制御の下、入出カバッファ17を介して、IOカード5に対応する受信バッファ34にデータと送信先のアドレスを格納する。

【0061】選択回路85は、受信バッファ34のエンプティを監視し、エンプティでない受信バッファ34を選択し、さらに選択した受信バッファ34に格納されたデータを送信することをセレクタ87に指示をする。また、複数の受信バッファ34がエンプティでない場合は、レジスタ41に書き込まれた処理優先度を参照し、処理優先度の一番高いIOカード5からのデータとアドレスを格納した受信バッファ34を選択し、選択した受信バッファ34に格納されたデータを送信することをセレクタ87に指示をする。

【0062】その後、レジスタ86に記憶されたプロセッサ2を別のプロセッサ2を示すように変更する。セレクタ87は、選択回路85の指示に従い、選択された受信バッファ34に格納されたデータをレジスタ86に記憶されたプロセッサ2に対応した入出力バッファ11に送るなお、本実施の形態の他に、実施の形態4、5に示されるように、送信バッファを時間や、アクセス要求数に従って選択するような構成も可能である。

【0063】以上のように本実施の形態によれば、バスインターフェース回路4がプロセッサ2からデータを受信すると、プロセッサ2がレジスタ83に各プロセッサ

2の処理優先度を書き込み、選択回路82が送信バッファ81の選択時にレジスタ83に書き込まれた処理優先度に従って、処理優先度の一番高いプロセッサ2からのデータとアドレスを格納した送信バッファ81を選択するようにしているので、プロセッサ2により送信された送信要求度の高い送信情報をIOカード5に早急に送ることができ、システム上クリティカルなプロセッサ2からのデータを最優先で送信することができ、応答時間を保証してデータを送信することができる。

【0064】また、バスインターフェース回路4が10 カード5からデータを受信すると、プロセッサ2がレジ スタ41に各10カード5の処理優先度を書き込み、選 択回路85が受信バッファ34の選択時にレジスタ41 に書き込まれた優先度に従って、処理優先度の一番高い IOカード5からのデータとアドレスを格納した受信バ ッファ34を選択し、セレクタ87が選択回路85で選 択された受信バッファ34に格納されたデータを、レジ スタ86に記憶された情報に基づいて複数のプロセッサ 2に均等に割り振るようにしているので、複数のプロセ ッサ2に均等かつ効率良く転送することができ、IOカ ード5により送信された送信要求度の高い送信情報をプ ロセッサ2に早急に送ることができ、システム上クリテ ィカルなIOカード5からのデータを最優先で送信する ことができ、応答時間を保証してデータを送信すること ができる。これにより、複数のバスを介して複数のIO カードと複数のプロセッサ2との間でデータの送受信を 行うシステムの性能向上ができる。

[0065]

【発明の効果】この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。

【0066】第1の発明では、複数の周辺装置により複数のバスを介してプロセッサに送信情報が送信されると、送信された送信情報はそれぞれ複数の受信バッファに格納され、この格納された送信情報を所定の選択基準に基づいて選択し、送信するので、複数の周辺装置により送信された送信情報を様々な順序でプロセッサに送ることができ、複数のバスを介して複数の周辺装置とプロセッサとの間でデータの送受信を行うシステムの性能向上が図れる。

【〇〇67】第2の発明では、複数の周辺装置により複数のバスを介してプロセッサに送信情報が送信されると、送信された送信情報はそれぞれ複数の受信バッファに格納され、さらに送信情報が格納された時刻が送信情報に対応して設定され、この時刻の中で一番古い時刻が設定された送信情報を選択し、送信するので、複数の周辺装置により送信された送信情報を到着順にプロセッサに送信することができる。

【0068】第3の発明では、複数の周辺装置により複数のバスを介してプロセッサに送信情報が送信されると、送信された送信情報はそれぞれ複数の受信バッファ

に格納され、さらに送信された送信情報の数がカウンタに設定され、このカウンタの値が一番大きい受信バッファに格納された送信情報を送信するので、送信要求の多い周辺装置により送信された送信情報を優先して送信することができ、複数の周辺装置の負荷に応じた送信情報の送信が図れる。

【0069】第4の発明では、複数の周辺装置により複数のバスを介してプロセッサに送信情報が送信され、送信された送信情報がそれぞれ複数の受信バッファに格納されると、レジスタに書き込まれた処理優先度に基づいて、受信バッファが選択され、この選択された受信バッファに格納された送信情報を送信するので、システム上クリティカルな周辺装置からの送信情報を最優先で送信することができる。

【0070】第5の発明では、複数のプロセッサにより送信情報が送信されると、送信された送信情報はそれぞれ複数の送信バッファに格納され、この格納された送信情報を所定の選択基準に基づいて選択し、複数のパスを介して複数の周辺装置に送信するので、複数のプロセッサにより送信された送信情報を様々な順序で周辺装置に送ることができ、複数のバスを介して複数の周辺装置と複数のプロセッサとの間でデータの送受信を行うシステムの性能向上が図れる。

【0071】第6の発明では、複数のプロセッサにより送信情報が送信されると、送信された送信情報はそれぞれ複数の送信バッファに格納され、さらに送信情報が格納された時刻が送信情報に対応して設定され、この時刻の中で一番古い時刻が設定された送信情報を選択し、複数のバスを介して複数の周辺装置に送信するので、複数のプロセッサにより送信された送信情報を到着順に複数周辺装置に送信することができる。

【0072】第7の発明では、複数のプロセッサにより送信情報が送信されると、送信された送信情報はそれぞれ複数の送信バッファに格納され、さらに送信された送信情報の数がカウンタに設定され、このカウンタの値が一番大きい送信バッファに格納された送信情報を複数のバスを介して複数の周辺装置に送信するので、送信要求の多いプロセッサにより送信された送信情報を優先して送信するするようにしたので、複数のプロセッサの負荷に応じた送信情報の送信が図れる。

【0073】第8の発明では、複数のプロセッサにより送信情報が送信され、送信された送信情報がそれぞれ複数の送信バッファに格納されると、レジスタに書き込まれた処理優先度に基づいて、送信バッファが選択され、この選択された送信バッファに格納された送信情報を複数のバスを介して複数の周辺装置に送信するので、システム上クリティカルなプロセッサからの送信情報を最優先で送信することができる。

【図面の簡単な説明】

【図1】 実施の形態1のシステム構成を示すブロック

図。

実施の形態1におけるバスインタフェース回 【図2】 路の構成図。

【図3】 実施の形態 2 におけるバスインタフェース回 路の構成図。

【図4】 実施の形態3におけるバスインタフェース回 路の構成図。

【図5】 実施の形態4のシステム構成を示すブロック 図。

実施の形態4におけるバスインタフェース回 【図6】 路の構成図。

【図7】 実施の形態5におけるバスインタフェース回

路の構成図。


【図8】 実施の形態6におけるパスインタフェース回 路の構成図。

【図9】 従来のローカルエリアネットワークを示すブ ロック図

【符号の説明】


1 CPUカード、2 プロセッサ、3 メモリ、4 パスインタフェース回路、5 IOカード、11 入出 カバッファ、12 選択回路、13 セレクタ、14 受信パッファ、15 タイマ、16 設定回路、17 入出カバッファ、18 送信バッファ、19 選択回 路、20セレクタ、21テーブル。

【図1】




5:IOカード

【図5】




【図2】




14: 受信パッファ


18: 送信パッファ

21:テーブル




38:カウンタ 34:受信パッファ







62: 送信パッファ



73:送信パッファ



81: 送信パッファ



フロントページの続き

F ターム(参考) 5B061 BA01 BB01 BC02 FF01 RR05 RR06 RR06 5B077 DD22 5K032 AA01 BA04 CC10 CC12 DB20 5K034 AA01 DD02 FF01 FF12 FF15 FF18 GG02 GG06 HH01 HH02 HH14 HH15 HH17 HH27 HH42

HH57 HH65 KK04